资讯 业界
此为临时链接,仅用于文章预览,将在时失效

GlobalFoundries公布7nm工艺细节:最大芯片尺寸700mm²,2018年量产

作者:刘伟
2017/06/25 22:39

GlobalFoundries公布7nm工艺细节:最大芯片尺寸700mm²,2018年量产

雷锋网消息 半导体公司GlobalFoundries最近公布了有关其7nm制造工艺的细节。正如去年9月的公告指出,它将拥有多代7nm FinFET制造工艺,其中包括使用EUV技术的先进制造工艺。GlobalFoundries宣布,其7LP技术将拓展到三代,使客户能够生产面积为700mm²的芯片。据悉,首批采用7LP工艺的芯片将于2018年下半年开始试产。

GlobalFoundries公布7nm工艺细节:最大芯片尺寸700mm²,2018年量产

7 nm DUV

GlobalFoundries首先重申了其第一代7nm制造工艺的细节。该工艺用到了深紫外线(DUV)光刻法,氟化氩准分子激光器工作的波长为193nm。相比它现有的14LPP工艺,7nm工艺在功率和晶体管数量相同的前提下,可以带来40%的效率提升;或者在频率和复杂性相同的情况下,将功耗降低60%。

GlobalFoundries目前正在重点尝试两种方法——门控制和降低电压,来降低芯片的功耗。采用7LP工艺的芯片将支持0.65-1V的电压,这一数值低于采用14nm工艺的芯片。此外,7LP芯片还拥有更加丰富的门控制功能。

GlobalFoundries公布7nm工艺细节:最大芯片尺寸700mm²,2018年量产

7LP工艺在压缩成本和缩小尺寸两方面取得的进展不甚匹配。一方面,与14LPP工艺相比,7 nm DUV可将芯片尺寸缩小超过50%。考虑到后者采用的是20nm后段制程互联线系统,这并不出人意外。但由于7 nm DUV涉及多层,要求3-4重图形;GlobalFoundries表示,根据不同应用场景,7 nm DUV只能将芯片功耗降低30-45%。

GlobalFoundries之所以将其7nm工艺称作7LP,是因为它定位于高性能应用,而不仅仅是智能手机的SOC芯片,这与台积电探索7nm工艺的方向不同。GlobalFoundries旨在用7LP技术生产包括用于高性能计算的CPU、GPU、移动SoC,以及用于航空航天、国防和汽车的高性能芯片。这意味着,除了提高晶体管密度(主流设计高达1700万门/ mm2)和频率,GlobalFoundries还需要将7LP芯片的最大尺寸,从目前的650mm²提升到约700mm²。而事实上,芯片的最大尺寸受到很多工具的限制。

GlobalFoundries公布7nm工艺细节:最大芯片尺寸700mm²,2018年量产

GlobalFoundries几个季度前就开始用7nm工艺为客户制造测试晶片了。它的客户正在使用这些芯片,而它则计划于2018年初将芯片推向量产。GlobalFoundries的客户目前使用的是0.5版本的7nm工艺制程设计套件(PDK),今年晚些时候,它将发布接近最终版本的v. 0.9版PDK。值得注意的是,像AMD这样的大客户并不需要GlobalFoundries的最终版本PDK,就能将CPU和GPU的开发工作进展到一定节点。因此,GlobalFoundries谈到计划将7nm工艺商用时,指的主要是 fabless供应商等早期采用者。

GlobalFoundries公布7nm工艺细节:最大芯片尺寸700mm²,2018年量产

除了PDK,GlobalFoundries的7LP平台还针对ARM CPU IP、高速SerDes(包括112G),2.5D/3D封装选项,准备了丰富的许可文件包。对于大客户,GlobalFoundries已经准备好了于2018年将7nm DUV工艺商用化。

GlobalFoundries公布7nm工艺细节:最大芯片尺寸700mm²,2018年量产

Fab 8已经为7LP做好了准备

说到量产,今年早些时候,GlobalFoundries曾宣布计划扩充Fab 8的产能。目前Fab 8的晶圆月产能约为60000片,它希望扩充产能后,14LPP的产量能增加20%。

GlobalFoundries公布7nm工艺细节:最大芯片尺寸700mm²,2018年量产

GlobalFoundries的扩张计划并不包括扩张厂房,这意味着它打算通过安装更加先进的扫描仪来增加产能。GlobalFoundries没有公开它使用的设备的细节,但可想而知,拥有更高输出以及更强覆盖和聚焦性能的新型扫描仪,也将在量产基于4重图像的7nmDUV时起到选择层的作用。

GlobalFoundries公布7nm工艺细节:最大芯片尺寸700mm²,2018年量产

除了更先进的ASML TWINSCAN NXT DUV设备,GlobalFoundries还计划于今年下半年在Fab 8中安装两台TWNSCAN NXE EUV扫描仪。这一点事关重大,因为目前晶圆厂尚未使用EUV工具。另外,由于光源等方面的原因,EUV设备要比DUV设备占据更大的空间。

GlobalFoundries公布7nm工艺细节:最大芯片尺寸700mm²,2018年量产

EUV:仍存在许多问题

超薄工艺中多重图像技术的运用,是芯片制造行业需要使用13.5nm极紫外波长光刻的原因之一。芯片制造行业一直以来致力于开发适用于量产的EUV工具,虽然最近取得了重大进展,但EUV尚未实现规模化。这正是GlobalFoundries对多代EUV采取谨慎态度的原因。必须牢记一点,GlobalFoundries并未对其7nm工艺的迭代正式命名,它只谈到了“兼容EUV的7LP平台”。因此,本文中对7nm工艺的分代,只是为了方便大家理解。

GlobalFoundries公布7nm工艺细节:最大芯片尺寸700mm²,2018年量产

据雷锋网了解,ASML已经开发了几代EUV扫描仪,并展示了功率为205w的光源。最新升级的TWINSCAN NXE扫描仪可用性已经超过了60%,根据GlobalFoundries的说法,达到了可以开始部署的水平。TWINSCAN NXE扫描仪的可用性最终将提升至90%,与DUV工具一致。

但与此同时,EUV光掩模的保护膜、掩模缺陷以及EUV抗蚀剂方面仍然存在隐忧。一方面,目前的保护膜仅适用于每小时85个晶片的生产率(WpH),而GlobalFoundries今年的计划是达到125WpH。这意味着现有的保护膜无法应对量产所需的强大光源。保护膜上的任何缺陷都可能对晶片造成影响,并显著降低产量。英特尔公司此前展示了可以承受超过200次晶圆曝光的胶片光掩模,这些胶片何时可以量产目前还不得而知。另一方面,由于抗蚀剂的缺失,大功率光源需要符合要求的直线边缘粗糙度(LER)以及均匀的局部临界尺寸(CD)。

第一代7 nm EUV技术:提高产量,缩短周期

鉴于以上担忧,GlobalFoundries将开始为选择层插入EUV,以减少多重图像的使用(如果可能的话,彻底消除四重图像),从而提高产量。目前,它尚未透露将于何时开始使用EUV工具进行生产,只说要等到“准备就绪”以后。不过看起来EUV工具难以在2018年以前准备就绪,因此猜测GlobalFoundries最早也要到2019年才会使用EUV技术是合乎逻辑的。

GlobalFoundries公布7nm工艺细节:最大芯片尺寸700mm²,2018年量产

这样的做法很有意义,因为它使得GlobalFoundries能够提高客户的产品,并进一步了解,如何将EUV应用于量产。在最理想的情况下,GlobalFoundries将可以使用7nm EUV技术生产针对7 nm DUV设计开发的多重图像芯片。但是,应该牢记两点。 首先,半导体开发商每年都会发布新产品。 第二,GlobalFoundries最早也要在发布首款7nm DUV芯片几个季度后,才会将EUV工具插入生产流程。因此,GlobalFoundries生产的首款基于EUV的芯片极有可能是全新设计,而非原本采用全DUV工艺制造的芯片。

GlobalFoundries公布7nm工艺细节:最大芯片尺寸700mm²,2018年量产

第二代7nmEUV工艺:更高的晶体管密度

GlobalFoundries何时将推出下一代7nm EUV工艺,取决于行业能够多快解决EUV掩模、保护膜、CD均匀性以及LER等方面的挑战。

GlobalFoundries的第二代7nm EUV制造技术,将具备更好的LER和分辨率。它希望借此实现更高的晶体管密度、更低的功耗以及更高的性能。尽管这项工艺背后的技术仍带有实验性质,但GlobalFoundries也没有说何时能够解决面临的问题以及向客户提供合适的服务。

最后,第3代7LP可能会引入新的设计规则,以实现更小的尺寸、更高的频率和更低的功耗。我希望向这一代技术的过渡能够与IC设计人员无缝对接。毕竟,绝大多数设计人员仍在使用DUV。唯一不确定的是,GlobalFoundries是否需要在Fab 8中安装TWINSCAN NXE扫描仪,用于第二代7 nm EUV工艺。

5nm EUV:可调节栅极 - GAA FET

GlobalFoundries公布7LP平台计划的前一周,IBM和它研究联盟的伙伴(GlobalFoundries 和 Samsung)展示了一片采用5nm工艺制造的晶圆。晶圆上的IC是用硅纳米片晶体管(也称GAA FET)构建的,它们看起来未来还可以用于构建半导体模块。当然,最大的问题是要等到什么时候。

GlobalFoundries公布7nm工艺细节:最大芯片尺寸700mm²,2018年量产

由IBM、GlobalFoundries和Samsung开发的GAA FET技术,以每个晶体管四个门的方式堆叠硅纳米芯片。GAA FET技术的关键点在于纳米芯片的宽度可以在单件制造过程或设计阶段进行调节,从而微调芯片的性能和功耗。IBM声称,相比10nm工艺,5nm工艺在相同功耗和复杂性的前提下能够带来40%的性能提升,或者在相同频率和复杂度的条件下,降低75%的功耗。但必须牢记一点,尽管IBM加入了研究联盟,但它的公告并不能反映GlobalFoundries和三星研发制程工艺的真实进度。

GlobalFoundries公布7nm工艺细节:最大芯片尺寸700mm²,2018年量产

IBM、GlobalFoundries和三星声称,它们使用EUV对GAA FET进行了调整。这是合乎逻辑的,因为这三家公司在SUNY理工学院的NanoTech综合大楼使用ASML TWINSCAN NXE扫描仪进行了研发工作。从技术上来说,假设能够得到正确的CD、LER和周期等,用DUV设备生产GAA FET是可行的。不过5nm工艺设计对EUV工具的依赖程度还有待观察。

GlobalFoundries公布7nm工艺细节:最大芯片尺寸700mm²,2018年量产

研究联盟的三大成员都没有谈到5nm 量产的时间框架,但外界普遍认为,5nm EUV最早也要到2021年。

GlobalFoundries公布7nm工艺细节:最大芯片尺寸700mm²,2018年量产

几点看法

总而言之,根据最近发布的一系列公告,EUV技术看起来越来越有可能走出实验室,投入批量生产。就在刚刚过去的几周,GlobalFoundrie和它的两家合作伙伴就EUV技术发布了几个公告,声称它是未来的一部分,但这并不意味着他们没有B计划——多重图像方案。目前来看,EUV技术是它们中期计划的一部分,而非长期计划。尽管如此,没有人能够说出EUV投入量产的最终日期,我们唯一知道的就是要等到“准备就绪以后”。

GlobalFoundries公布7nm工艺细节:最大芯片尺寸700mm²,2018年量产

正如GlobalFoundries之前所说,将EUV设备插入其制造流程是一个循序渐进的过程。它计划于今年安装两台扫描仪,用于接下来几个季度的量产,但除此之外并未宣布更多信息。尽管EUV技术前景一片光明时,但相关技术却还没有成熟,而且目前没人知道它何时才能满足量产所需的必要指标。

说到7LP平台,有趣的是,尽管7LP平台支持超低电压(0.65 V),且能够胜任移动应用;GlobalFoundries却主要定位于高性能应用,而不是像其他芯片厂商一样,定位于移动SOC。从性能/功率/芯片面积角度来看,尽管7LP制造工艺看起来相当有竞争力,但GlobalFoundries的合作伙伴将如何运用该技术还有待观察。

via    anandtech             雷锋网编译

长按图片保存图片,分享给好友或朋友圈

GlobalFoundries公布7nm工艺细节:最大芯片尺寸700mm²,2018年量产

扫码查看文章

正在生成分享图...

取消
相关文章