资讯 芯片
此为临时链接,仅用于文章预览,将在时失效

ISSCC2020上的Chiplet与量子计算,芯片行业的现在与未来

作者:包永刚
2020/02/21 18:04

雷锋网消息,ISSCC(IEEE International Solid-State Circuits Conference,国际固态电路年度会议)作为全球学术界和企业界公认的半导体领域最高级别会议,探讨的话题以及发表的论文正越来越多地成为半导体行业的风向标。今年ISSCC的议题涵盖毫米波、机器学习、量子等热门关键技术。

值得关注的是,在量子计算和神经拟态计算离商用尚早之时,先进封装技术对于当下的半导体产业正变得越来越重要。

ISSCC2020上的Chiplet与量子计算,芯片行业的现在与未来

英特尔Lakefield处理器,来源英特尔

Chiplet与先进封装技术

摩尔定律逼近极限以及越来越昂贵的先进半导体制程工艺,让整个芯片产业都面临困境。此前,业界通过将多个功能集成到单一芯片中来满足需求,比如手机SoC。但是,SoC集成的复杂度和成本越来越高,让这种方式面临挑战。

在这样的背景下,有一些先进的处理器通过先进的封装和高带宽连接技术,将不同的小芯片(Chiplet)封装成一颗芯片,让芯片性能够持续增加的同时保持成本的可控性,英特尔和AMD就是这种技术的重要推动力。

在ISSCC 2020上,英特尔在2月18日的SESSION 8中介绍了10nm与22FFL混合封装的Lakefield处理器,采用的是英特尔的Foveros 3D封装技术,封装尺寸为12 X 12 X 1毫米。Lakefield作为英特尔首款采用了Foveros技术的产品,能够在指甲大小的封装中取得性能、能效的优化平衡。

ISSCC2020上的Chiplet与量子计算,芯片行业的现在与未来

Foveros 3D封装技术,来源英特尔

Foveros封装技术改变了以往将不同IP模块放置在同一2D平面上的做法,改为3D立体式堆叠。做个类比,传统的方式是将芯片设计为一张煎饼,而新的设计则是将芯片设计成1毫米厚的夹心蛋糕。这样可以提升灵活性,并且不需要整个芯片都采用最先进的工艺,成本也可以更低。

AMD大获成功的Epyc同样使用类似的思路,在此次的ISSCC上,AMD在SESSION 2中介绍了使用小芯片架构的高性能服务器产品及性价比的优势。

两者的不同点在于,Epyc使用的是2.5D架构的封装,英特尔使用的是3D堆叠封装。

ISSCC2020上的Chiplet与量子计算,芯片行业的现在与未来

ISSCC2020上的Chiplet与量子计算,芯片行业的现在与未来

法国研究机构CEA-Leti在ISSCC 2020上发布的小芯片成果同样值得关注。CEA-Leti将6个16核小芯片堆叠在有一种叫做叫做有源中介层(Active interposer)的薄硅片上。

CEA-Leti的科学主管Pascal Vivet表示,如果要允许不同技术的多个小芯片供应商集成到系统中,有源插入器是小芯片技术的最佳选择。

 “如果要将接口不兼容的A供应商的小芯片与供应商B的小芯片集成在一起,需要一种将它们‘粘合’在一起的方法。” Pascal Vivet 说,“并且将它们‘粘合’在一起的唯一方法是使用插入器中的有源电路。”

ISSCC2020上的Chiplet与量子计算,芯片行业的现在与未来

CEA-Leti 96核芯片

插入器具有片上网络的功能,该片上网络使用三种不同的通信电路来连接内核的片上SRAM存储器。速度最快的缓存L1和L2之间没有其它电路,采用的是直接连接。接下来的L2和L3缓存,以及插入其中都需要内置一些网络智能设备,L3缓存和外部存储器的连接同样如此。

据悉,该系统每平方毫米的传输速率可以达到3 TB/s,延迟仅为0.6纳秒。

另外,插入器上还有通常在处理器中也使用的电压调节系统。处理器通常使用称为低压差稳压器的电路来调节电压并降低功耗。而Pascal Vivet的团队选择了更省电的电路——开关电容器稳压器。一般来说,这些电路的缺点是需要占用片外电容的空间,但Vivet解释说,中介层有足够的空间来集成电容。

这样的设计帮该芯片实现了每平方毫米156毫瓦的功耗。

需要补充,中介层(Interposer)里包含电压调节器和网络,该网络将各个部分连接在一起。有源中介层是一种3D封装形式,无源中介层是2.5D封装。

量子计算

除了在现有的技术上进行改进,用全新的计算方式比如量子计算和神经拟态计算来满足新应用对计算的需求也是近年来业界关注的焦点。不过,无论是量子计算还是神经拟态计算,都还需要很长的时间才能大规模应用。

ISSCC2020上的Chiplet与量子计算,芯片行业的现在与未来

英特尔Horse Ridge

就量子计算而言,要想将量子计算应用于实际问题,就必须能扩展到数千个量子位,同时还要控制这些量子位,并保证高保真度。ISSCC 2020上,英特尔研究院联合QuTech发布的一份研究报告,概述了其全新低温量子控制芯片Horse Ridge的关键技术的三个特性:

可扩展性:采用英特尔22nm FFL(FinFET低功耗)CMOS技术部署的集成式SoC设计,将4个射频(RF)频道集成到一个设备之中。利用“频率复用”技术,每一个频道可以控制多达32个量子位。该技术将多路基带信号调制到一系列不重叠的频带上,每个频带用来传送单独的信号。

利用这4个频道,Horse Ridge可望通过单个设备控制多达128个量子位,与以往相比能显著减少所需的电缆和机架仪表数量。

保真度:量子位数量的增加会带来其他问题,对量子系统容量和运行提出挑战。这方面的潜在影响之一就是量子位保真度和性能的下降。在开发Horse Ridge的过程中,英特尔优化了频率复用技术,该技术可以支持系统扩展,并减少“相移”错误。相移是指在不同频率控制多个量子位时出现的一种现象,会导致量子位之间的串扰。

Horse Ridge使用的多个频率可以高精度“调谐”,使量子系统在用同一射频线路控制多个量子位时,能够适应并自动校正相移,提高量子门保真度。

灵活性:Horse Ridge可以覆盖很宽的频率范围,能够控制超导量子位(称为传输子)和自旋量子位。传输子的频率通常在6千兆赫(GHz)至7千兆赫左右,而自旋量子位频率则为13千兆赫至20千兆赫左右。

英特尔正在研究硅自旋量子位,这种量子位有可能在高达1开尔文的温度下工作。有了这项研究奠定的基础,英特尔有望成功集成硅自旋量子位器件和Horse Ridge的低温控制器,从而创建一种解决方案,将量子位和控制器件集成到一个精简封装中。

ISSCC2020上的Chiplet与量子计算,芯片行业的现在与未来

除此之外,ISSCC 2020的SESSION 19上还有题为《A 110mK 295μW 28nm FDSOI CMOS Quantum Integrated Circuit with a 2.8GHz Excitation and nA Current Sensing of an On-Chip Double Quantum Dot》以及《A 200dB FoM 4-to-5GHz Cryogenic Oscillator with an Automatic Common-Mode Resonance Calibration for Quantum Computing Applications》的报告。

含光800真身亮相

在ISSCC 2020期间,阿里巴巴在SESSION 7中介绍了基于12nm性能可以达到825TOPS的可编程神经网络加速器含光800。含光800芯片使用的是台积电12nm工艺生产,核心面积高达709mm2,相当于最高端的NVIDIA GPU芯片。

ISSCC2020上的Chiplet与量子计算,芯片行业的现在与未来

Wikichip网站编辑的照片展示了含光800加速卡以及加速卡的PCB。从PCB上可以看到,这个加速器使用了16相供电,这比高端显卡的供电也只高不低。

ISSCC2020上的Chiplet与量子计算,芯片行业的现在与未来

雷锋网参考 ISSCCIEEE SpectrumWikichip、知in 雷锋网

长按图片保存图片,分享给好友或朋友圈

ISSCC2020上的Chiplet与量子计算,芯片行业的现在与未来

扫码查看文章

正在生成分享图...

取消
相关文章