国产EDA一定要做全流程吗？

为什么要打造全流程的EDA工具？

用户们对于EDA工具的两大痛点是价格昂贵和难以使用。对此，上海合见工业软件集团CTO贺培鑫深有感触，“使用EDA工具的门槛已经非常高，如果还只是点工具，想要把整个流程做起来，然后收敛、能协同优化就会变得非常困难。“

如果国内的公司没办法做出全流程的EDA工具链，就没有办法真正地解决卡脖子的问题，这是行业共识。

提供全流程工具是不少新兴的国产EDA公司致力于达到的目标，谁能最先达成还不好下结论。

这些公司中，非常值得关注的是成立仅两年半的合见工软，他们在提供全流程EDA平台的新国产EDA多维演进战略已经奏效，在快速推出EDA和IP产品，最近就发布了5个新品。

打造全流程EDA难在哪？

国内已经有许多EDA的公司，但绝大部分都只能提单点工具，很少能做出全流程的工具链，这是因为这对企业的考验非常大。

“融资能力、产业资源或者产业链生态的支持，加上公司运营治理、人事财务等模块，如果每家公司都要这样做的话，负担确实会比较大。”上海合见工业软件集团联席总裁徐昀分享，“在合见创立之前讨论公司策略和战略时，我们首先考虑的是如何应对当前国产EDA面临的巨大挑战，明确了主要解决数字大芯片设计对EDA、对生态的需求，从创立一开始就奠定平台型的顶层设计，吸引了国际领军人才和成建制的团队，拥有资金基础和产品运营平台基础。”

人才、资金和技术只是能够提供全流程EDA工具的基础，更难的在于客户的接受和认可。毕竟在EDA领域，三大家长期占据技术和市场的主导权，想要说服客户接受国产EDA的难度巨大。

上海合见工业软件集团CTO贺培鑫对此持乐观态度，就算是巨头公司推出新工具，客户也会有顾虑，因为客户担心自己花那么多的时间和经费，最后因为用了新的工具，生产出来的芯片不工作，这可能会导致小型企业直接倒闭。

“我们有一些优势。”贺培鑫对雷峰网表示，“我们在国内，无论是应用工程师还是产品工程师都可以直接到客户那里演示产品，更容易增加客户的信任。并且这些应用工程师和产品工程师和客户在同一个时区，讲相同的语言，能给客户提供更好的技术支持。”

“还有很关键的一点，我们的研发、市场和销售都要和客户交流，充分了解客户需求，为客户提供三大家产品没有解决的痛点，通过这样的方式，客户就会发现必须使用国产EDA工具，在这个过程中也会减少客户对国产EDA的顾虑。”贺培鑫非常清楚，“我们首先要做的是赶上国际领先的产品，然后下一代产品要超越既有的国际领先产品。”

如何快速打造全流程EDA工具？

想要在EDA领域实现超越的难度明显高于许多行业，但在国产需求的背景下，给中国EDA公司增加了成功的可能性。

合见工软打造全流程EDA工具的策略简单概括就是“新国产EDA多维演进战略”，具体可以体现在产品是研发+收购完善，产品类型是EDA+IP同步推进，人才是引进+自己培养的模式，简单来说就是在多方面都是双线甚至多线并行，目标就是打造一个平台型的EDA，提供全流程的EDA工具链。

如果对芯片设计的全流程稍加解释，会更容易理解全流程EDA工具的作用和价值。

设计一款AI、汽车或者5G的芯片，一开始都要先做系统设计，从抽象的层面看这是系统设计的最高层，包含着芯片、整机系统和软件。

系统设计完之后就需要选择各种IP，包括处理器的IP，比如选择Arm或者RISC-V，还有接口IP，则是PCIe或者DDR。

选完IP，进入数字实现阶段，这个过程需要使用大量的EDA工具，要把RTL code实现成网表，需要有前端、后端设计，还有各种验证工作。

接下来才能将设计验证好的芯片送到晶圆代工厂制造成芯片。

合见工软在近期发布的5款新品，覆盖了芯片设计的不同环节。

在最上层的系统层面，合见工软推出的是商用级虚拟原型设计与仿真工具套件UniVista V-Builder/vSpace，包括系统级原型设计工具V-Builder和虚拟原型仿真环境vSpace。

这个工具最大的价值就是帮助芯片公司缩短芯片上市时间。

“芯片公司开发SoC时，芯片还没有做回来，甚至芯片的RTL设计都还没有做好时，就想要开发软件，因为他们不想错失市场机会。”贺培鑫介绍，V-Builder能够在RTL code还没有做好之前就可以开发软件。vSpace工具则是在厂商有RTL code时，就能开始仿真验证，打造测试左移的作用，尽量同时优化整个系统的软件和硬件。

系统设计之后所需的IP，合见工软最新推出了UniVista PCIe Gen5 IP，这是首款自主知识产权的全国产PCIe Gen5完整解决方案，已成功应用在客户芯片中。

“随着设计复杂度的提升，我们发现客户在设计芯片的时候，会更多考虑IP和EDA。”上海合见工业软件集团 IP事业部总经理刘矛认为，“如果想做到业界领先的地位，IP策略必不可少，EDA+IP也非常符合合见工软整体的发展策略。”

在数字实现流程，合见工软新推出了测试向量自动生成工具UniVista Tespert ATPG。ATPG是为了确保设计的工作可以正常工作，在设计阶段用Tespert ATPG这样的工具自动地产生的测试向量，能够对芯片的所有功能做覆盖。

测试一定不能忽略，在芯片设计过程中测试成本在大芯片项目里已经占到成本的20%以上。

“20年前我刚进入EDA行业的时候，花了大概三五年时间告诉大家为什么要做DFT（可测试性设计）。如今DFT已经变得越来越重要，它可以从降低芯片设计公司的测试成本以及降低产品缺陷率两个维度帮助芯片设计公司。”上海合见工业软件集团副总裁敬伟透露，

“UniVista Tespert ATPG是我们发布的第一款DFT工具。虽然今年才正式发布，但客户从去年10月份就开始测试。已经有国内十几家客户做了接近二十个项目，客户的普遍反馈都是我们的产品在性能和覆盖率上已经站在了行业优秀水平。”

合见工软此次还发布了全场景验证硬件系统UniVista Unified Verification Hardware System（简称“UVHS”），全场景的意思是UVHS不仅可以做硬件仿真（Emulation），还可以做原型验证（Prototyping）。

雷峰网(公众号：雷峰网)了解到，合见工软的UVHS可以缩短40%-60%的芯片流片（tape-out）时间。

芯片设计一般先做硬件仿真验证芯片的RTL code是否正确，验证芯片的性能和能效。然后才会进入原型验证。

“我们的UVHS这个系统既可以做硬件仿真，也可以做原型验证，覆盖了四个不同的使用的场景，所以我们叫它‘全场景验证布局’。”贺培鑫介绍。

在芯片制造封装的环节，合见工软也新推出了UniVista EDMPro电子系统研发管理平台。这是一个经过多家头部客户使用后迭代的产品，平台包含三个组件：RMS（资源库管理系统）、电子设计检查工具、电子设计评审系统。

“有了EDMPro系统，我们就真的可以满足电子系统和芯片设计可以一起联动合作的需求。”贺培鑫指出。

从系统设计工具，到数字实现工具，IP，合见工软正快速向着提供国产全流程EDA工具的方向靠近，帮助芯片公司缩短产品上市时间的同时，还在打通芯机联动的链条，也就是芯片设计公司和整机产品公司的充分联动。

合见工软的中国速度

从2021年3月1日正式开始运营，只有一条产品线一个产品，也就是合见工软最重要的软件产品叫数字验证仿真器UniVista Simulator。

经过两年半时间，无论是自研的产品还是通过并购整合，合见工软的产品线和人员数量都在快速扩张，这在当下的产业环境里并不容易。

“合见在创立之初，我们的核心团队想得还是蛮透彻，有平台化的想法，这个想法非常重要，现在证明我们的平台化实现得很好，整体的并购整合也成功，可以支持合见顺利推出产品并把客户服务好。”徐昀认为，“也得益于合见的双轮驱动企业发展策略和整体思路的构建，也就是人才和商业落地能力的双轮，合见工软才能在当下的产业环境中发展得比较快。”

合见工软发展的速度也是中国EDA新兴力量的典型代表。

短短两年半，合见工软完成了三个收购，一个是华桑，是验证硬件的硬件基础。还收购了北京云枢，是PCB系统级配合的基础，在PCB和系统级方面提供了重要的支撑。今年上半年完成收购的北京诺芮，是一个非常好的IP公司，controller IP的基础非常好，也有比较成型的客户和稳定的收入，技术产品积累也是非常强。

敬伟介绍，合见工软的客户已经有超过100家，完整覆盖了数字芯片的各种领域，从常见的高性能计算、AI、DPU、GPU、网络、手机、再到系统厂商，比如计算机，网络设备，汽车电子等。

合见工软正在用中国速度，打造平台型EDA产品，也是解决中国卡脖子问题的重要力量。