杜隆钦：中国芯片设计公司的机遇与挑战

【编者按】本文内容整理自CICE2014展会同期“IC制造与设计服务论坛”的主题演讲，演讲者是台积电(中国)有限公司总经理杜隆钦。此文经由《智慧产品圈》杂志编辑张瑞吟（微信号：zhangry99）整理，首发于思锐达传媒。

智能手机、平板电脑、PC等移动设备和物联网设备的庞大市场需求，背后是集成电路设计和制造企业的无限机遇，同时机遇后，对高性能、低功耗、小体积等的严苛需求，带来的是对支撑它的IC设计制造工艺和封装技术等的一系列挑战。

移动式计算和物联网时代，庞大的终端电子设备市场背后是集成电路设计和制造的无限商机，但面对这些设备对高性能、低功耗、小体积的三大严苛要求，集成电路设计和制造的技术水平需要快速提升，造成了高价值的先进技术、高成本投入与终端产品低成本设计二者之间的矛盾。集成电路设计与制造已经不再是单打独斗的年代了，面对机遇与挑战，IC产业链上下游厂商需要开放合作，打破传统合作模式，才能应对产品快速迭代、多功能/高性能发展的需求。

应用市场需求带动IC技术发展

根据BI Intelligence的市场调研数据显示，2013年全球平板电脑、智能手机、PC三大消费类电子设备的总体出货量超过了40亿部，预计2018年将达到接近80亿部的市场规模。庞大的市场背后蕴藏了巨大的让集成电路设计与制造可发展与想象的空间。

智能手机、平板电脑、PC三者占了集成电路设计和制造非常大的比重，这些市场会带来哪些技术需求呢？移动设备处理器的运行和处理速度会越来越快，工艺越来越精进，CPU从32位扩充到64位，SoC芯片内部集成的晶体管数目翻倍增多，CPU内核从双核、四核发展到现在的八核；对图形处理的精密度以及速度要求更高；对电池的续航能力以及快充能力的需求更强烈等等。针对这些技术性能的需求，集成电路设计与制造厂商只需要针对这里面的其中一点找出最佳解决方案都一定会有非常大的市场。

图1：2018年全球的物联网设备与平板电脑、智能手机、PC的总体出货量将达到180亿部。

除移动式计算，物联网(IoT)对技术的需求会更高。从图1我们可以看到，2014年全球物联网设备总量甚至快要比智能手机、平板电脑、PC三者的需求还要多。据BI Intelligence预计，2018年全球的物联网设备与平板电脑、智能手机、PC的总体出货量将达到180亿部，到2020年甚至会攀升到500亿部，这为集成电路设计以及制造开拓了一个更大的发展空间。

物联网与移动计算最大的不同在于传感器，物联网时代传感器的使用是无所不在的。从个人脉搏、血压、血糖的测量，家中所有电器设备连接，到智能交通、无人驾驶汽车等，这些都需要使用到传感器。无数的传感器采集到的大量数据，需要连接到处理器，需要有一个很好的互联网端支持，这就要求高速度和低功耗的设计，以满足未来智能物联的需求。未来是一个全面智能的社会，智能城市、智能家庭是发展趋势，未来集成电路的集成技术、制造工艺会朝着这个方向发展。

预计2020年以前，物联网的总体收入将达到1.9万亿美金，全球移动式流量会达到127EB以上，APP应用下载量超过2680亿，云端存储/大数据存储甚至会超过3500PB，这些海量的数据背后，就是IC产业链上厂商们的机会，他们的主要任务就是用先进技术去实现这些海量数据/应用带来的价值。

IC性能、功耗、体积、成本带来的挑战

移动式计算和物联网时代下，集成电路设计与制造产业拥有很多的机会，反之强劲的市场需求同时带来了对芯片更高性能、更低功耗、更小体积等的要求，也带来的是对芯片制造工艺和设计水平的挑战。

对性能、功耗、体积的要求分别是什么呢？从下表可以看到，性能方面，每一颗芯片上的本地时钟的性能将从2013年的4.05GHz提升到2025年的6.483GHz；耗能方面，高性能(配备散热器)情况下允许的最大的功耗值将从2013年149W降到2020年的130W；体积/面积方面，在一个面积为858mm2大小的ASIC芯片内，2013年能集成近292亿个晶体管，到2025年将增加至超过4671亿个晶体管，同时集成电路里面的MPU/ASIC金属层的间距将从2013年的27nm减至2025年的6.7nm，对应的金属层堆叠层数将从2013年的13层发展到2025年的16层，以为晶体管腾出更多地方。由此可以看出，一部手机或者PAD，并没有外表看起来这么简单，它们是需要非常大量的研发才能做出来的。

图2：从性能、功耗、体积三方面看IC设计发展。

除了性能、功耗、体积方面带来的挑战外，产品上市的时间和数量、产品的质量和可靠性等都是IC设计和制造厂商必须面临的问题。产品上市越早，掌握的资源越多，上市的量够快够多，将比竞争对手提前抢得商机。IC厂商需要将性能、功耗、体积都进行整合和优化，而不是单独优化，这样才能实现最优，同时还要保证整合后的高质量和高可靠性，这些都是IC设计和制造公司需要挑战的难题。

最后，还有非常重要的一点是成本问题。随着工艺制程的下降，所需的IT人力成本翻倍上升。根据IBS的数据显示，如果以65nm制程工艺需要的IT人力成本(包括IP认证和采购、物理设计和验证、架构设计、系统验证等人员)为基线，看作是1，那么40nm所需的IT人力就相当于是65nm的1.5倍，28nm相较65nm需要增加2.2倍的人力，20nm是65nm的3.9倍，16nm则需要高于7.7倍的人力才能够将产品设计出来。当前台积电20nm的已经在大量生产，16nm已经投建。

不只是这些，在IC制造方面也面临同样的问题。从6英寸到8英寸、12英寸、18英寸，所增加的成本比工艺制程从65nm到16nm所增加的7.7倍还要多，6英寸到18英寸需要增加25倍的成本，包括投入的设备、厂房等各方面的成本，一直在往上增加。以设计一个产品为例，采用32/28nm工艺的时候，设计成本需要5000万～9000万美金，采用22/20nm则需要增加至1.2亿～5亿美金，同时对应的光照成本将从200万～300万美金增加到500万～800万美金。根据IBS的统计数据，2013年全球前十大无晶圆厂设计公司的平均净收入为13.97亿美金，那么当要投入20nm或者28nm工艺生产的时候，需要从净收入中支付上述的成本，一旦产品上市时间不够快、上市量不够好，时间上被对手赶超了，那这对于设计公司来讲是一个很大的伤害，公司运作就会出问题甚至难以运作下去。由此可以得知，一个关键的问题是，付出昂贵的设计费之后，产品如何比竞争对手抢先一步上市，并实现盈收和资金回流，让公司继续更好营运，这也是集成电路企业的风险和挑战所在。

IC分工细化，寻求创新合作模式

集成电路设计与制造已经不再是单打独斗的年代了，1986年以前，IBM从IC设计、车间制造到最后的封装，都是自己独立完成。自1987年后，这种单打独斗的形式以系统/IC设计公司开始与代工厂进行合作被打破，如今面对集成电路昂贵的设计费以及一系列技术挑战，上下游厂商更需要开放合作，才能更好应对挑战，实现共赢。

图3：随着IC设计与制造产业分工走向细化，无晶圆厂IC设计公司的总体收入实现快速增长。

如上图所示，1987年的时候，所有无晶圆厂设计公司的收入只有1亿美金，由于合作模式的改变，系统/IC设计公司与代工厂、封装厂等进行合作，1995年无晶圆厂总体收入达到了100亿美金，随着合作团队的扩大，包括系统公司与代工厂、封装厂的合作增多，EDA设计公司、IP公司、IC设计服务公司等的合作模式发生转变，2013年无晶圆设计公司的收入达到了861亿美金，相较1987年增长了860倍，由此可见，产业链上下游紧密合作能够让芯片的设计变得容易，且快速上市。

图4：无晶圆厂IC设计公司的销售收入占全球IC销售收入的比例逐年上升。

根据WSTS和台积电的数据显示，2013年无晶圆厂的IC销售额占全球IC销售总额的比例从2001的11%增长到27%，即使2008年金融风暴的时候，无晶圆设计公司IC销售额占比依然有一个比较大的增长。另外从投资报酬率来看，2004～2013年，无晶圆厂设计公司所占的投资报酬率一直都比IDM公司(独立设计独立制造)的高。

图5：无晶圆厂IC设计公司的投资报酬率一直都比IDM公司的高。

图6：IC产业开放创新的合作模式帮助产品提前15个月上市。

从这些数据我们可以很清楚得知，产业链上下游合作模式的转变以及商业模式的突破，可以将各种不同的、先进的制造工艺、封装技术、EDA工具、特殊性材料、设备等资源导入进来，不仅实现了产品的快速开发和上市，也很好地降低了开发成本和时间，能够更好应对移动式计算和物联网时代终端设备庞大市场需求带来的一系列挑战。例如台积电为加强与无晶圆厂设计公司、系统设计公司等的合作，于2008年提出了开放性的创新平台，该平台上的资源包括EDA设计工具、生产设备、制造工艺、封装技术等，在进行产品工艺设计的时候，EDA设计工具公司和IP公司就可以立刻参与进来，不用再像以前那样需要等到工艺开发到一定程度后才能参与进来，节省了15个月的开发时间，同时IC设计公司也能够提前参与产品的设计，这样将原先需要48个月的设计时间缩减到33个月，帮助产品实现快速上市。目前该创新性平台共有41家IP公司、27家EDA设计公司、25家设计中心(DCA)、9家VCA公司。